当我们第一次接触51单片机时，必须在端口P0上加一个上拉电阻，否则P0将处于高阻抗状态。您可能想知道这个问题，为什么阻抗很高？添加上拉电阻？今天我们将简要解释这个概念。高阻抗状态高阻抗状态是数字电路中的常用术语。它指电路的输出状态，既不为高也不为低。如果将高阻抗状态输入到下一级电路，则不会对下一级电路产生影响。与未连接时相同。如果用万用表测量，则可能高或低，这取决于它背后连接的是什么。高阻抗状态的本质在电路分析中，高阻抗状态可以理解为开路。您可以将其视为输出（输入）电阻非常大。它的极限可以认为是浮动的，也就是说，从理论上讲，高电阻状态不是浮动的，它是对地或电源具有极端抵抗力的状态。在实际应用中，它几乎与引脚浮动相同。高阻抗状态的含义当门电路的输出上拉管导通而下拉管关断时，输出为高电平，否则为低电平。如果上拉管和下拉管均断开，则输出端等效于浮动（无电流），其电平取决于外部电平，即门电路放弃对输出的控制终端电路。典型的应用是在总线连接的结构上。总线上有多个设备，并且这些设备以高阻抗形式连接到总线。这样，当设备不占用总线时，总线会自动释放，以便其他设备可以获得使用总线的权利。使用时，大多数微控制器I / O都可以设置为高阻抗输入。高阻抗输入可视为无限输入电阻，并且I / O对前一级的影响最小，并且不产生电流（无衰减），并且在一定程度上也增加了芯片的耐电压性震撼。高阻抗状态通常用字母Z表示。在系统或整个系统中，我们经常定义一些参考点，就像我们经常说的海平面一样，在单个芯片中也是如此。不管我们说高水平还是低水平，我们都是相对而言。的。知道这一点可能很容易理解这个问题。单片机的高阻抗状态为51单片机。与没有上拉电阻的P0端口相比，带有上拉电阻的P1端口通过一对推挽状态FET连接在I / O端口引脚和电源之间。 51的具体结构如下。从理论上讲，由推挽结构组成，可以通过调整管的参数轻松实现大电流输出，并提高承载能力。根据开-关状态，两个管具有四个不同的组合。上管和下管等效于使电源短路。在这种情况下，它一定不能出现在实际电路中。就逻辑电路而言，当上管接通时，IO直接连接到VCC，下管接通，并且IO输出低电平0。如果在这种结构中没有外部上拉电阻，则输出0为开漏状态（低阻抗状态），由于I / O引脚通过管接地，因此未直接与电线连接，一般MOS的导通电阻也为mΩ在开启状态。在这一点上，很明显，无论是处于低阻抗状态还是高阻抗状态。将下管置于截止状态可以将GND和I / O端口隔离为开路状态。这时，推挽一号管处于关闭状态。如果忽略读取逻辑，则I / O端口引脚等效于微控制器内部电路的开路。考虑到当实际的MOS关闭时会有很小的泄漏电流，这被称为“高阻抗状态”。由于由管的PN部分引起的结电容的影响，一些材料也将被称为“浮动”。通过I / O端口为电容器充电需要一定的时间。然后，IO引脚上的真实电压和水表面就接地了。浮标与波浪的漂浮是相似的。电压的大小不仅与外部输入有关，而且与时间有关。在高频条件下，这种现象不容忽视。简而言之，高阻抗状态是一个相对的概念。使用它时，我们只需要根据要求进行操作，让我们添加，然后添加，所有这些都是有意义的。